IDF 2014: подробиці про мікроархітектуру Broadwell в процесорі Core M

IDF 2014: подробиці про мікроархітектуру Broadwell в процесорі Core M

На Intel Developer Forum, який проходив у Сан-Франциско з 9 по 11 вересня, нам вдалося отримати досить докладний огляд мікроархітектури Broadwell в такому вигляді, в якому вона реалізована в новітніх процесорах Core M.


Чіпи Core M виробляються за технологічним процесом 14 нм і призначені для використання в ультрамобільних ноутбуках і планшетних ПК. Вперше Intel впровадила повноцінну архітектуру Core в такій категорії пристроїв, де раніше використовувалися процесори сімейства Atom. Максимальне значення TDP Core M становить 6 Вт.


Докладний огляд архітектури ми представимо тоді, коли в наше розпорядження надійдуть комерційні зразки пристрою на базі Core M, а поки освітимо кілька основних пунктів.

Більшість оптимізацій в ядрі Core M сконцентровано на енергетичній ефективності. Механізм Turbo Boost змінено таким чином, щоб використовувати можливість короткочасно збільшити частоту CPU до високого рівня і зробити роботу швидко, а потім скинути енергоспоживання. Такий алгоритм більш ефективний з точки зору витрати енергії, ніж якби процесор довго працював над завданням на меншій частоті.

З іншого боку, процесор по-іншому оперує в ситуаціях низького навантаження. Існує така проблема, що знижуючи тактову частоту, ми на певному етапі вже не можемо одночасно знижувати напругу харчування. Крім того, саме по собі зниження частоти вже не чинить значущого впливу на потужність чіпа. Тому Intel застосовує Duty Cycling для управління потужністю в низькому діапазоні: блоки процесора вимикаються і включаються назад з певною частотою. Duty Cycling використовується і для чіпсету (PCH).

У системах на базі Core M одним з факторів, що визначають частоту CPU, є температура корпусу пристрою. Холодний корпус дозволяє на короткий період різко збільшити частоту, щоб потім знизити до рівня, який прийнятний для довготривалої роботи.

В архітектурі CPU відбулися зміни, спрямовані на збільшення IPC (виконуваних протягом циклу інструкцій).

Core M отримав новий чіпсет (PCH), розміщений на одній підкладці з процесором. Порівняно з минулим поколінням потужність чіпа в бездіяльності (Idle) і під навантаженням знизилася на 25% і 20% відповідно.


Істотної переробки піддався інтегрований графічний процесор. Мікроархітектура GPU оптимізована для збільшення продуктивності та зниження енергоспоживання. Зросла кількість обчислювальних блоків. Core M також придбав загальний адресний простір, доступний як ядрам x86, так і графічному процесору - аналогічно архітектурі HSA в APU виробництва AMD.

Поліпшення торкнулися і медіакодека QuickSync. Наприклад, транскодування відео у форматі AVC/H.264 з дозволу 1080p в 1080p виконується вдвічі швидше. Час автономної роботи пристрою при відтворенні відео 1080p збільшено на 25%. Підтримується вивід зображення в роздільній здатності 3840x2160 при частоті 60 Гц через інтерфейс DisplayPort 1.2.

Image

Publish modules to the "offcanvas" position.